DIALOG(R) File 347: JAPIO
(c) 2002 JPO & JAPIO. All rts. reserv.

02362725 **Image available**
EPITAXIAL GROWTH METHOD

PUB. NO.: **62** -279625 [JP 62279625 A] PUBLISHED: December 04, 1987 (19871204)

INVENTOR(s): HOSHI TAEKO

HAYASHI HISAO

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 61-122984 [JP 86122984] FILED: May 28, 1986 (19860528)

INTL CLASS: [4] H01L-021/205

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JOURNAL: Section: E, Section No. 611, Vol. 12, No. 168, Pg. 89, May

20, 1988 (19880520)

ABSTRACT

PURPOSE: To eliminate the warp of a substrate and thereby to obtain an epitaxial growth film of excellent quality by a method wherein a natural oxide film on the surface of an Si substrate is removed by disilane, the disilane in a reaction vessel is excluded thereafter, and then epitaxial growth is conducted.

CONSTITUTION: Disilane Si(sub 2)H(sub 6) is sent, together with a carrier gas H(sub 2), into a reaction vessel in which an Si single crystal semiconductor substrate is held and disposed, a substrate temperature is increased to 900-950 deg.C by heating, and heat treatment is applied (section D), so as to remove a natural oxide film on the surface of the substrate. Thereafter only the carrier gas H(sub 2) is sent into the reaction vessel, so as to exclude the disilane gas (section E). Then, monosilane SiH(sub 4) is supplied into the reaction vessel to make an Si layer grow on the substrate (section F). This method enables the avoidance of the warp of the substrate and the consequent attainment of an excellent epitaxial film.

DIALOG(R) File 351: Derwent W (c) 2002 Thomson Derwent. All rts. reserv.

007383674

WPI Acc No: 1988-017609/ 198803

Epitaxial growth forming monocrystal layer on semiconductor - includes removing natural oxidising film on substrate surface by using disilane gas NoAbstract Dwg 0/3

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 62279625 A 19871204 JP 86122984 A 19860528 198803 B

Priority Applications (No Type Date): JP 86122984 A 19860528

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 62279625 A 11

(partial translation of Japanese Patent Application Laid-Open No.62-279625 (1987))

- 43: Publishing date: December 4, 1987
- 54: Title of the invention: Epitaxial growing method
- 21: Japanese Patent Application No.61-122984 (1986)
- 22: Application date: May 28, 1986
- 72: Inventors: Taeko HOSHI and Hisao HAYASHI

(page (1), right column, line 6 through page (2), upper left
column, line 1)
[Prior art]

In case of growing epitaxially Si single crystalline layer, for example, on a silicon (Si) single crystal semiconductor substrate, a pre-treatment of removing an oxide film naturally formed on a surface of the semiconductor substrate is generally conducted prior to the forming of the single crystal layer. The pre-treatment is comprised of conducting the heating in line with a temperature program as shown in Fig. 2 during introducing hydrogen gas in a reaction vessel in which the semiconductor substrate is located, heating the substrate to a high temperature of about 1050 to 1150 °C, for example, and in this state conducting a high temperature treatment for a prescribed time A of 10 minutes, for example, in H2 gas or during the provision of HCl gas, to remove the natural oxide film. The pre-treatment is generally followed by lowering the temperature of the substrate to 700 to 900 °C, for example, and introducing monosilane SiH4, for example, together with carrier gas H, to grow Si epitaxially.




Fig. 2 Conventional temperature programming diagram

⑩ 日本国特許庁(JP)

① 特許出額公開

⑫ 公 開 特 許 公 報 (A)

昭62-279625

@Int_Cl_4

1

識別記号

庁内整理番号

母公開 昭和62年(1987)12月4日

H 01 L 21/205

7739-5F

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称

エピタキシヤル成長法

顧 昭61-122984 ②特

顧 昭61(1986)5月28日 田野

⑦発 明 者 星 子

東京都品川区北品川6丁目7番35号 ソニー株式会社内

砂発 明 者

久 雄 東京都品川区北品川6丁目7番35号 ソニー株式会社内

ソニー株式会社 ⑪出 願 人

東京都品川区北品川6丁目7番35号

外1名 弁理士 伊藤 貞 19代 理 人

エピタキシャル成長法 発明の名称

特許請求の範囲

ジッランを反応ガスとして用いて半導体基板表 面の自然酸化膜を除去する工程と、

その後上記半導体基板要面に単結晶層をエピタ キシャル成長する工程と、

上記自然酸化膜の除去工程と、上記単結晶層の エピタキシャル成長工程との間に上記反応ガスの ジシランを排除する工程とを有することを特徴と するエピタキシャル成長法。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体基板上に半導体単結品層を成 **最形成するエピタキシャル成長法に係わる。**

(発明の概要)

本発明は、半導体基板上に単結晶層をエピタキ シャル成長するに先立って、特に反応ガスとして ジシランSiaH。ガスを用いて半導体基板要削の自

然酸化膜の除去を行い、その後特にこのジシラン を排除した工程を経て後に、単結晶層のエピタキ シャル成畏を行うものであり、このようにするこ とによって結晶性にすぐれた単結贔屓の形成を可 他にするものである。

〔従来の技術〕

シリコン (Si) 単結晶半導体基板上に、例えば Si単結晶層をエピタキシャル成長する場合、適常 その単精品層の形成に先立って半導体基板表面の 自然酸化膜を除去する前処理が行われる。この前 処理は、半導体基版が配置される反応容器内に水 **業ガスを送り込みつつ第2図にその温度プログラ** ミングを示すように、加熱を行い、基板温度を例 えば1050~1150で程度に高温加熱し、この状態で H。ガス中或いはHC&ガス供給下で所製時間A、 例えば10分間の高温処理を行うことによって自然 酸化膿の除去処理を行う。その後、基板温度を例 えば 700~ 900でに下げ例えばモノシラン SiH4 をキャリアガスH2と共に送り込んでSiのエピタ

キシャル成長を行うことが一般に行われている。

. 7

ところが、近時半導体基板の大径化がとみに進み、上述した前処理に際しての高温処理による基板の反り(そり)の発生が問題となって来ている。 また、このような高温処理を伴うことは例えば基 板の不純物のオートドーピング等の問題がある。

一方、Si層のエピタキシャル成長を、ジシラフ行いた 900で程度の加熱によって行うことの試みがなされている。この場合の個人ででは、第3関に示すように、例えばでの加熱による区間である。のはでは、第3関による区間である。のはでは、第3関による区間である。のは、102 と反応のというでは、変更ののよいのでは、変更ののでは、変更ののでは、変更ののでは、変更ののでは、変更のでは、変更のでは、変更のでは、変更のでは、変更のでは、変更のでは、変更のでは、変更のでは、変更のでは、変更のでは、変更のでは、変更のでは、変更のでは、変更のでは、などのでは、などのでは、などのというと、には、変異がある。これは、原料がスのジッテンSiaH。ガス自体がモノシラン SiaH。ガス自体がモノシラン SiaH。ガス自体では、1000では、100

に比し純度が低いということもさることながら、SiaHe によるエピタキシャル成長を行う場合、上述した SiO2 のエッチング作用と同時に SiO2 + Si→2SiOの反応も生じ、このSiO の一部がキャリアガスと共に排除されずにエピタキシャル成長膜中に取り込まれるとか基板からエッチングによってとり出された各種不純物がエピタキシャル成長膜中に取り込まれて結晶欠陥の発生原因を形成するものと考えられる。

(発明が解決しようとする問題点)

本発明は、上述したような高温加熱を伴う前処理を回避して、大径の半導体基板における反りの 問題の解消若しくは減少をはかり、しかもエピタ キシャル成長膜の結晶性の問題の解消をはかる。

(問題点を解決するための手段)

本発明においては、Si半導体基板表面の自然酸化膜の除去工程を、特にジシランSizHc によって行う。次にSi単結贔屓のエピタキシャル成長を行

うものであるが、特に本発明においては、上述の自然酸化膜除去工程後とエピタキシャル成長工程との間に、反応容器中の上述のジシランを一旦排除する工程を経る。つまり、エピタキシャル成長を行わんとするSi半導体落板を収容配置した反応容温内でSizH。によって比較的低い落板温度 800~1000℃での無処理によって進板表面の自然酸化膜のエッチング除去を行って後に、反応容器内の舞り気を倒えばキャリアガスのH2 ガスのみの供給によってSizH。を排除する。

そして、その後にモノシラン SiB4 、或いはジシランSizHe 等の原料ガスをキャリアガスと共に送り込んで通常のSiエピタキシーを行う。

(作用)

上述の本発明方法によって得たSiエピタキシャル間は、良好な結晶性を有することが確められた。これは上述したように、本発明においては、エピタキシーの前処理として、半導体基板表面の自然酸化膜のエッチング除去を行って後にエピタキシ

〔実施例〕

本発明によるエピタキシャル成長法の一例を第 1 図のプログラミング図を参照して説明する。この例においては、シリコン単結晶半導体基板を収容配置した反応容器内にキャリアガス H 。 と共にSiaH 。 を送り込み、基板温度を 900~ 950℃に加

特開昭62-279625(3)

無して D 区間例えば10分間熱処理して基板表面の 自然酸化膜を除去する。その後反応容器内に例え ぱキャリアガス H 2 のみを送り込んで第1 図のE 区間で Sia H 6 ガスを排除する。

そして、例えばこのままの加熱温度で、すなわち、 第1 関に実験で示した基板温度の状態で反応容器 内にモノンラン SiH4 を供給しながら戸区間、例 えば10~30分間でSi膜をエピタキシャル成長する。

尚、第1図、実線図示の例では、前処理とエピタキシャル成長とをほぼ同一温度下で行った場合であるが、同図破線で示すように、エピタキシャル工程での落板温度を 800℃程度に下げてジシラン SizH 4 によるエピタキシャル成長を行うこともできるし、そのエピタキシャル成長は、従来公知の種々の方法を探り得る。

(発明の効果)

. 1

上述したように本発明によれば、SI層のエピタキシャル成長に先立って、半導体基板表面の自然 酸化膜をエッチング除去する前処理を行うもので あるが、特にこの処理をSiaH。によって行うよう にしたのでその処理温度は比較的低温で行うこと ができる。したがって、半導体基板がこの熱処 によって反るなどの増血の発生を制避でき、 に伴う選の発生や、各種半導体装置の製造工程、 例えばフォトリソグラフィー工程等におけるを の増血に基く誤差の発生、ひいては不良品の発生 を回避でき、大口径半導体ウェファに適用して、 特に大きな利点をもたらすものであり、またオートドーピングの低減化などの利点をもたらす。


また、この前処理の後に、SizHeの排除を行うようにしたので、前処理に際して生成されたSiOや基板からとり出された不純物B、As、P等のエピタキシャル欄へのとり込みを回避でき、結晶性にすぐれたSiのエピタキシャル成長層を形成できる。

上述したように本発明によれば、半導体基板の 戦曲の発生を回避し、良質なエピタキシャル膜の 形成を可能にするので、集積回路、単体半導体装 置等の各種半導体装置の製造に適用してその利益

は極めて大なるものである。


関面の簡単な説明

第1 図は本発明によりエピタキシャル成長法の 温度プログラミング図、第2 図及び第3 図は夫々 従来方法の温度プログラミング図である。




本税明にようエピタキシャル成長法の 温度プログラミング図 第 1 図

代理人 伊藤 貞 尚 松 隈 券 査



従来法の温度プログラミング図 第 2 図



SizHsによるエピタキ シャル成長の 温度プログラミング図 第3図